

## طراحی رمزنگار AES-256 به صورت خط لوله و پیاده سازی آن بر روی FPGA

پرهام درّی<sup>۱</sup>، محمد رضا سلطان آقایی<sup>۲</sup>

<sup>۱</sup> دانشجوی کارشناسی ارشد مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد نجف آباد، parham.d32@gmail.com  
<sup>۲</sup> استادیار مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد خوراسگان، msoltanaghahi@yahoo.com

چکیده - الگوریتم رمزنگاری AES یا رایندهال (Rijndael) یکی از متداولترین الگوریتمهای رمزنگاری استاندارد است. یکی از مشکلات الگوریتم رایندهال، متفاوت بودن الگوریتمهای رمزگذاری و رمزگشایی، و نحوه پیاده سازی آن بر روی FPGA است. در این مطالعه، ابتدا انواع قالبهای الگوریتم رایندهال مورد بررسی قرار گرفت، سپس مدلی برای پیاده سازی این الگوریتم (شامل قسمت‌های رمزگذار و رمزگشا) بر روی FPGA ارائه خواهد شد که از نظر حجم سخت‌افزار مصرفی و نرخ گذردهی کارآمد باشد. برای رسیدن به این اهداف، پیاده‌سازی الگوریتم بصورت خط لوله (pipeline) بر روی FPGA انجام گرفت. هر کدام از قسمت‌های رمزکننده و رمزگشا قادر است چهار قطعه داده متفاوت به همراه چهار قطعه کلید متعلق به هر داده را به طور همزمان دریافت نماید تا عملیات رمزگذاری یا رمزگشایی بر روی داده‌های دریافتی به موازات یکدیگر به صورت خط لوله و با استفاده اشتراکی از منابع انجام گیرد. نتایج سنتز رمزکننده و رمزگشای پیشنهادی گویای صحت عملکرد و کارایی مناسب روش پیشنهادی است. همچنین منابع مصرفی کاهش یافته و الگوریتم پیاده سازی شده از سرعت بیشتری برخوردار است.

کلید واژه- امنیت اطلاعات، رمزنگاری، الگوریتم AES، رایندهال، FPGA

(National Institute of Standards and Technology) انجام داد،


به عنوان الگوریتم رمزنگاری استاندارد جایگزین تصویب شد [۲،۳]. پس از آن پیاده‌سازی این الگوریتم بر روی سکویهای مختلف آغاز شد. در حالت کلی پیاده‌سازی رایندهال به دو دسته پیاده‌سازی نرم‌افزاری و پیاده‌سازی سخت‌افزاری قابل تقسیم است. محدودیت‌های از جمله وابستگی داده‌ها در طول پردازش، در اختیار نداشتن منابع مورد نیاز در هر لحظه و خاصیت تک-پردازنده‌ایی و اجرای پی‌درپی دستورها باعث می‌شوند که نتوان در پیاده‌سازی نرم‌افزاری الگوریتم رایندهال به سرعت‌های بالا دست یافت.

اما از آنجا که سرویس‌های محرمانگی از سطح برنامه‌های کاربردی فزاینده و در حوزه امنیت بستر نیز گسترش پیدا کرده‌اند، نمی‌توان تنها به پیاده‌سازی نرم‌افزاری بسنده نمود. از این رو استفاده از این الگوریتم‌ها در محیط‌های پر سرعتی از جمله خطوط ارتباطی شبکه‌ها، سیستم‌های VPN و مسیریاب‌ها به یک چالش جدی پژوهشی تبدیل شده است [۴]. در این راستا در

### ۱- مقدمه

رمزنگاری (Cryptograghy) نقش مهمی در زمینه امنیت اطلاعات ایفا می‌کند. اطلاعات مهمی که به ناچار باید از در محیط‌های ناامن مبادله و یا ذخیره شوند. الگوریتم‌های رمزنگاری در دو دسته کلی الگوریتم‌های متقارن (کلید پنهان) و الگوریتم‌های نامتقارن (کلید عمومی) دسته‌بندی می‌شوند. [۱]. الگوریتم‌های رمزنگاری متقارن سریع‌تر بوده و معمولاً برای رمزنگاری داده‌های پر حجم و مواقعی که قادریم کلید پنهان را میان کاربران به صورت امن به اشتراک بگذاریم، استفاده می‌شود. در حالی که الگوریتم‌های نامتقارن معمولاً برای رمزکردن کلیدهای جلسه و یا امضا، مورد استفاده قرار می‌گیرند.

با شکسته شدن الگوریتم رمزنگاری DES (Data Encryption Standard) در سال ۱۹۹۸، در سال ۲۰۰۱ میلادی الگوریتم رایندهال (Rijndael) به دنبال فراخوانی که NIST



شکل ۱: فلوچارت الگوریتم رمزگذاری و رمزگشایی AES در قیاس با هم [۶]

کاربردهای پرسرعت می توان از شتاب دهنده های سخت- افزارهای (Hardware Accelerator) استفاده کرد. در طراحی این شتاب دهنده ها معمولا از سخت افزارهای قابل برنامه ریزی (Reconfiguration Hardware) استفاده می شود.

این سخت افزارها در خانواده های مختلفی قابل دسترسی هستند که معروف ترین آنها خانواده ی FPGA (Field Programmable Gate Array) ها است. برای پیاده سازی سخت افزار بر روی FPGA ها، می توان عملکرد سخت- افزار را قبل از پیاده سازی فیزیکی، شبیه سازی (Simulation) نمود.

در این مقاله پس از مقدمه، ابتدا مروری بر ساختار و معماری الگوریتم رایندال آورده خواهد شد، پس از آن در بخش ۳ مدلی برای پیاده سازی قست رمزکننده و مدلی برای پیاده سازی قست رمزگشا پیشنهاد و مزیت این دو مدل ارائه می گردد و در انتها نیز به عنوان نتیجه گیری، مطالب مقاله مرور می گردد.


## ۲- ساختار الگوریتم رایندال

رایندال یک الگوریتم رمز قطعه ای متقارن با طول قالب داده ۱۲۸، ۱۹۲ و ۲۵۶ بیت است طول کلید نیز مستقل از طول قالب، ۱۲۸، ۱۹۲ یا ۲۵۶ بیت می باشد. الگوریتم بسته به طول قالب داده و طول کلید مشتمل بر ۱۰، ۱۲ یا ۱۴ دور خواهد بود. [۱۰]

رایندال دارای ساختاری برای بسط کلید است که از روی کلید اصلی بسته به تعداد دورها، تعدادی زیر کلید تولید می کند که در هر دور به قالب داده اضافه می شوند. الگوریتم شامل سه تبدیل مهم  $MixColumn()$  و  $ShiftRow()$  و  $SubByte()$  است که اولی یک تابع جایگزینی غیر خطی و تامین کننده امنیت سیستم و دومی و سومی توابعی خطی برای افزایش گسترش و اختلاط الگوریتم اند. در این رمز قطعه ای ساختار سیستم رمزگشا دقیقا مشابه سیستم رمزگذار نیست. هم چنین چون با افزایش طول کلید تعداد دورهای الگوریتم افزایش می یابد، زمان اجرا و سرعت الگوریتم به طول کلید وابسته است. ساختار الگوریتم رایندال برای عملیات رمزگذاری و رمزگشایی در شکل ۱ نشان داده شده است. در ادامه واحدهای تشکیل دهنده این الگوریتم مرور می- شوند.

### ۲-۱- واحدهای $SubByte$ و $InvSubByte$

واحد  $SubByte$  با استفاده از جدول  $SBox$  (SubstitutionBox) مقادیر ورودی را با مقادیر جدیدی جانشین میکند. وظیفه این واحد انجام عملیات غیرخطی بر روی داده های جهت امنیت سیستم است. شکل ۲ گویای این عملیات است. برای پیاده سازی واحد  $SBox$  یا معکوس آن سه روش پیش رو داریم که در ادامه به مقایسه آنها جهت انتخاب مناسب- ترین روش خواهیم پرداخت.



شکل ۲: عملکرد  $SubBytes$  [۶]

## ۲-۱-۱- پیاده سازی حافظه S-BOX به صورت ترکیبی

یعنی یک پالس ساعت بین آدرس و داده خوانده، شده فاصله است، که اگر آدرس و داده خوانده شده را رجیستر کنیم در مجموع سه پالس ساعت مصرف می شود. در بخش نتایج پیاده سازی نیز به این مطلب پرداخته شده است. با استفاده از حافظه های دارای دو ورودی و دو خروجی (Dual-Port Block RAM) هر بلوک حافظه داخلی شامل دو عدد S-Box است. به این ترتیب که ۸ بیت ورودی به S-Box به عنوان آدرس به این حافظه وارد می شود و محتوای این حافظه همان مقادیر جانشینی است. بنابراین مقدار خوانده شده از این حافظه همان خروجی مورد انتظار از S-Box است.


## ۲-۱-۳- پیاده سازی حافظه S-BOX با استفاده از عبارت ریاضی

امکان پیاده سازی S-Box با انجام عمل معکوس گیری و اعمال تبدیل مستوی به صورت سخت افزاری وجود دارد. مشکل این روش انجام عملیات معکوس گیری است. در این طرح عملیات معکوس گیری در  $GF(2^8)$  به معکوس گیری در  $GF(2^4)$  همراه تعدادی عملیات ضرب و جمع در  $GF(2^4)$  کاهش می یابد.

مدار لازم برای انجام این طرح، پیاده سازی شد ولی حجم و نرخ داده آن از دو طرح فوق بر روی FPGA بدتر شد. ظاهراً علت آن است که بلوک های پایه ای FPGA برای عملیات دروازه های منطقی مورد استفاده در این طرح بزرگ هستند. [۵]

## ۲-۲- واحدهای ShiftRow و InvShiftRow

عملکرد این واحد بسیار ساده بوده و تنها سطرهای قالب را مطابق با شکل ۵ شیفت گردشی می دهد. برای این واحد یک برنامه مجزا نوشته شده است که عمل ساده فوق را به آسانی و با حجم کم و نرخ داده زیاد انجام می دهد.





در این طراحی تاخیر S-Box با تاخیر ۳ واحد دیگر در یک دور جمع شده و فرکانس پالس ساعت را کاهش می دهند ولی امکان انجام هر دور در یک پالس ساعت را فراهم می کند که در واقع تفاوت اصلی دو طرح عمده پیاده سازی AES نیز در همین واحد است.

به این ترتیب یک S-Box ترکیبی دارای تاخیر حدود ۶ ns است و همین تاخیر باعث می شود تا فرکانس پالس ساعت در نهایت برای این طرح از ۱۰۷ MHz افزایش نیابد. حجم یک S-Box برابر با ۱۲۸ LUT (Look Up Table) است. توجه کنید که SubBytes نیاز به ۱۶ عدد S-Box دارد و در تولید کلید نیز ۴ عدد مصرف شده است که در مجموع AES نیاز به ۲۰ عدد S-Box دارد. در نتیجه این طرح باعث می شود که حجم کلی مدار نیز بسیار زیاد شود.

## ۲-۱-۲- پیاده سازی حافظه S-BOX با استفاده از ROM

در این طرح از بلوک های داخلی حافظه در FPGA استفاده شده است. در شکل ۳ ساختار یک بلوک داخلی حافظه FPGA آورده شده است. بلوک های داخلی حافظه در FPGA دارای خصوصیات زمانبندی ویژه ای هستند که در شکل ۴ آورده شده است.



مدار لازم برای آن ۱۲۸ بیت قالب هر دور را با بیت متناظر زیر کلید ۱۲۸ بیتی، XOR می کند.

## ۲-۵- واحد KeyExpansion

در این زیر واحد عملیات پردازش کلید و تولید زیرکلیدها انجام می شود. همانطور که در شکل ۱۰ آورده شده است مراحل تولید زیر کلید دور فعلی از زیر کلید دور قبل به صورت زیر است:

- ۳۲ بیت آخر زیر کلید قبل ( $w_{i-1}$ ) یک بایت شیفت گردشی به راست داده می شود.

- ۳۲ بیت حاصل از S-Box عبور می کند.

- سپس ۳۲ بیت حاصل با  $w_{i-4}$  و Rcon همان دور XOR می شود تا  $w_i$  حاصل شود. Rcon عدد هشت بیتی مشخص برای هر دور است.

$w_{i-4}$	$w_{i-1}$	$w_i$								
2b	28	ab	09							
7e	ae	f7	cf							
15	d2	15	4f							
16	a6	88	3c							

2b	8a	01	a0
7e	84	00	fa
15	eb	00	fe
16	01	00	17

Rcon       $w_i$

شکل ۸: تولید کلمه اول زیر کلید [۸]

برای تولید سه کلمه دیگر زیر کلید یک دور،  $w_{i-1}$  با

$w_{i-4}$  بسادگی XOR شده و  $w_i$  جدید حاصل می شود. که  $w_i$

یک ۳۲ بیتی از زیر کلیدها بطور متوالی است یعنی کلید ورودی

$w_0 - w_3$  را تولید می کند و زیر کلیدها بترتیب سایر  $w_i$  ها را

تولید می کنند.


$w_{i-4}$	$w_{i-1}$	$w_i$								
2b	28	ab	09	a0						
7e	ae	f7	cf	fa						
15	d2	15	4f	fe						
16	a6	88	3c	17						

28	a0
ae	fa
d2	fe
a6	17

شکل ۹: تولید سایر کلمه های زیر کلید [۸]

## ۲-۳- واحدهای MixColumns و InvMixColumns

عملکرد این واحد بر اساس ضرب یک ۸ بیتی از قالب در حال پردازش در اعداد ثابت ۲ یا ۴ بیتی در میدان  $GF(2^8)$  بنا شده است که در شکل ۶ ماتریس انتقال عملیات رمزگذاری آمده است.




$$\begin{bmatrix} s'_{0,c} \\ s'_{1,c} \\ s'_{2,c} \\ s'_{3,c} \end{bmatrix} = \begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \begin{bmatrix} s_{0,c} \\ s_{1,c} \\ s_{2,c} \\ s_{3,c} \end{bmatrix} \quad \text{for } 0 \leq c < Nb.$$

شکل ۶: عملکرد MixColumns [۶]

برای پیاده سازی، این واحد به چهار ضرب ستونی موازی شکسته شده است که در هر ضرب ستونی لازم است هر بایت در اعداد ۲ و ۳ ضرب شود یعنی ۸ ضرب در هر ضرب ستونی و چهار ضرب ستونی برای MixColumns (۳۲ ضرب بایت در ۲ بیتی در  $GF(2^8)$ ).

## ۲-۴- واحد AddRoundKey

این نیز یکی از واحدهای ساده در یک دور است زیرا تنها زیر کلید هر دور را با قالب آن دور XOR (جمع در پیمانه ۲) می کند. شکل ۷ چگونگی انجام این عمل را نشان می دهد.



شکل ۷: عملکرد AddRoundKey [۶]

شده و نتایج حاصل داخل خطلوله می شوند، سپس پس از اتمام دور اول رمزگذاری هر چهار داده ورودی، با استفاده از خروجی- های خطلوله دور دوم رمزگذاری داده ها شروع شده و مجدداً نتایج حاصل وارد خطلوله می شوند، و این روند ادامه می یابد تا عملیات رمزگذاری چهار داده به صورت همزمان (با تفاوت زمانی یک کلاک) به اتمام برسد. همین روند دقیقاً باید در موتور ساخت زیرکلید از روی کلید اصلی اعمال شود تا داده ها با کلیدهای متناظر خود رمز شوند.

در طراحی پردازشگر زیر کلید نیز بعلت وجود S-Box دو طرح انجام هر دور در یک پالس ساعت و سه پالس ساعت پیاده سازی شده است. زیرا S-Box را می توان به صورت ترکیبی و در یک پالس ساعت پیاده سازی کرد و یا با استفاده از بلوک های حافظه داخلی و در سه پالس ساعت پیاده نمود.

### ۳- ارائه معماری پیشنهادی

یک ایده ی مناسب برای دستیابی به سرعت های بالا استفاده از معماری خطلوله در پیاده سازی الگوریتم است. در این روش واحد سخت افزاری پیاده سازی شده برای هر دور را به تعداد دورها تکرار می کنند تا خروجی تولید شده در هر دور را به دور بعد انتقال دهند. در این گونه پیاده سازی، حجم سخت افزار مصرفی به طور چشم گیری افزایش پیدا می کند. [۷]

در این بخش معماری پیشنهادی که مبتنی بر معماری خطلوله است، ارائه خواهد شد. در این طرح هر کدام از قسمت های رمزکننده و رمزگشا قادر است چهار قطعه داده متفاوت ۱۲۸ بیتی به همراه چهار قطعه کلید ۲۵۶ بیتی متعلق به هر داده را به طور همزمان دریافت نماید تا عملیات رمزگذاری یا رمزگشایی بر روی داده های دریافتی به موازات یکدیگر به صورت خطلوله و با استفاده اشتراکی از منابع انجام گیرد.

### ۳-۱- پیشنهاد مدل رمزکننده مبتنی بر معماری خط-

#### لوله

جهت چهار برابر کردن توانایی موتور رمزکننده، یک روش پیشنهادی می تواند اینگونه باشد که، یک موتور رمز معمولی را به صورت متوالی چهار بار استفاده شود، اما این روش ساده ترین و در عین حال بدترین شیوه ممکن است، چرا که انجام چهار عمل به صورت متوالی نیاز به زمان اجرای چهار برابر دارد، روش پیشنهادی دیگر می تواند اینگونه بیان شود که، از چهار موتور رمزکننده به صورت همزمان استفاده شود، این روش نیز غیر منطقی است، چرا که در این صورت از منابع به صورت چهار برابر استفاده می کنیم، ترجیح می دهیم با استفاده از روش خطلوله و استفاده بهینه Slice ها به سرعتی بهتر دست یابیم. حالتی بهینه در استفاده از منابع و سرعت.

برای نیل به این هدف، دور اول عملیات رمزگذاری برای هر یک از چهار داده رمز نشده ورودی و کلیدهای متناظرشان اجرا

جدول ۱: نتایج مدل پیشنهادی و مدل اولیه

رمزکننده	xc4vlx25			
	موتور اولیه		موتور جدید	
	Used	Utilization	Used	Utilization
Number of Slice Flip Flops	۱۱۷۴	۵٪	۲۲۸۱	۱۰٪
Number of LUTs	۳۷۳۹	۱۷٪	۱۱۶۶۰	۵۴٪
Number of Occupied Slices	۲۴۸۹	۲۳٪	۶۳۸۶	۵۹٪
Number of FIFO/RAMB	۸	۱۱٪	۴	۵٪
تعداد کلاک مصرفی جهت کامل شدن عملیات رمزگذاری	۱۷	-	۶۷	-

نتایج جدول ۱ تا مرحله Place&Route می باشد. با مقایسه نتایج این جدول به این نتیجه می رسیم که طراحی که انجام داده ایم بهینه بوده، هر چند که تعداد کلاک مصرفی بهینه نشده و تقریباً چهار برابر شده است. (موتور جدید ۴ برابر موتور اولیه است و همزمان ۴ داده متفاوت را رمز می کند نه یکی) تعداد slice flip flop های مصرفی ۲ برابر شده نه ۴ برابر، و تعداد slice های مصرف شده از ۲۳٪ به ۵۹٪ رسیده که این میزان کمتر ۳ برابر است.

### ۳-۲- پیشنهاد مدل رمزگشا

جهت طراحی رمزگشا به صورت چهار برابر، از روش های متفاوتی میتوان بهره برد، مثلاً استفاده از خطلوله، مانند آنچه که در طراحی رمزکننده استفاده شد. اما با کمی بررسی بیشتر در ماهیت روش رمزگشایی، به این نتیجه می رسیم که روش بهینه- تری جهت نیل به این مقصود وجود دارد، روشی که شاید در آغاز ابتدایی به نظر برسد، اما منجر به پیاده سازی بهینه تری نسبت به خطلوله می شود. لازم به ذکر است که این روش را برای رمزکننده نمی توان استفاده کرد.

علت این امر آن است که در موتور رمزکننده با تولید کلید هر دور، می توانیم عملیات رمزگذاری را انجام دهیم و لازم نیست

۱۲۸ بیتی‌اند که تنها ۱۵ کلید ابتدایی معتبر و آخرین کلید نامعتبر است (الگوریتم aes-256 ۱۴ کلید دور مازاد بر کلید اصلی تولید می‌کند).

همانگونه که گفته شد لازم است تا این کلیدها ذخیره شوند و سپس به صورت معکوس به موتور رمزگشا اعمال شوند تا عملیات رمزگشایی به درستی انجام شود. برای همین منظور سه حافظه  $t_0$  و  $t_1$  و  $t_2$  را تعریف می‌کنیم.

جهت استفاده بهینه از منابع سیستم و کاهش Slice های مصرفی این حافظه ها را به صورت  $4 \times 256$  تعریف شده که نحوه پر و خالی شدن آنها در جدول ۲ نشان داده شده است.

همانگونه که در جدول ۲ نشان داده شده، با تولید کلید های دور از روی کلید اصلی، ابتدا نتایج در  $t_0$  و سپس در  $t_1$  نوشته می شوند (شماره های ۱ و ۲ بیان کننده تقدم و تاخر در نوشتن داده ها است، و علامت + نشان دهنده نوشتن داده روی حافظه و علامت - نشان دهنده خواندن داده از حافظه است)، سپس هنگامی که تمامی کلیدهای دور کلید اصلی اول ساخته شدند جهت استفاده در موتور رمزگشا ابتدا مقادیر  $t_1$  به صورت معکوس و سپس مقادیر  $t_0$  به صورت معکوس خوانده می‌شوند، همانطور که با کمی دقت مشاهده می‌شود هنگامی که کلیدهای دور مربوط به کلید اصلی دوم در حال نوشته شدن بر روی حافظه  $t_1$  است، قبلا مقادیر معتبر از این حافظه خوانده شده و مصرف شده‌اند، و در همین حین مقادیر معتبری از  $t_0$  خوانده میشود که شامل اولین کلید های فرعی کلید اصلی اول است. و این عملیات برای باقی کلیدها و داده‌ها به همین صورت تکرار می‌شود.


جدول ۲: ترتیب ذخیره و مصرف زیرکلیدها

Text in4 dec	Text in3 dec	Text in2 dec	Text in1 dec	256*4bit memory	
	Key4 generate	Key3 generate	Key2 generate	Key1 generate	
-	+1	-	+2	-	T0
	+2	-	+1	-	T1
	-	+1	+2	-	T2

همانگونه که در شکل ۱۲ و توضیحات جدول ۲ بیان شد این روش در ایده‌آل‌ترین حالت خود قرار دارد چرا که موتور رمزکننده هیچگاه بی‌کار نمی‌ماند. و از طرفی برای ذخیره‌سازی کلیدهای دور از کمترین حافظه ممکن استفاده شده است.

ابتدا تمامی کلید دورها را تولید کرده و سپس موتور شروع به رمزگذاری کند، اما در الگوریتم رمزگشایی به این علت که معکوس عملیات رمزگذاری صورت می‌گیرد، ابتدا باید تمامی کلید دورها از روی کلید اصلی تولید شوند، و به صورت معکوس تولیدشان به موتور اعمال شوند تا موتور رمزگشا بتواند عملیات رمزگشایی را آغاز کند. یعنی در عملیات رمزگشایی، آخرین کلید تولید شده برای اولین مرحله رمزگشایی و اولین کلید تولید شده برای آخرین مرحله رمزگشایی مصرف می‌شود. پس واضح است که استفاده از روش خطلوله جهت پیاده‌سازی رمزگشا منجر به کارایی بهتر نمی‌شود.

برای رسیدن به نتیجه مطلوب کافی است کنترلری طراحی شود، تا به صورت بهینه از موتور رمزگشا استفاده کرده و هیچگاه موتور رمزگشا بیکار نماند. شکل ۱۲ این مطلب را به خوبی بیان می‌کند.



شکل ۱۰: روند عملیات انجام شده در مازول رمزگشا

همانگونه که در شکل ۱۰ نشان داده شده است در این روش ابتدا کلید های مربوط به ورودی اول پس از 7clk تولید شده پس از کامل شدن مرحله ساخت کلیدهای دور برای اولین کلید اصلی، سریعا داده ی اول ( $text_1$ ) شروع به رمزگشایی توسط موتور رمزگشا می‌شود، سپس در ۷ کلاک باقی مانده تا اتمام عملیات رمزگشایی اولین داده کلیدهای دور مربوط به داده دوم از روی کلید اصلی دوم ساخته می‌شوند، و پس از اتمام همزمان رمزگشایی داده اول و ساخت کلید دوم، عملیات رمزگشایی برای دومین داده شروع می‌شود، و به همین منوال عملیات ادامه می‌یابد. در نهایت طی چهار کلاک سیگنال done فعال شده و مقادیر رمز گشایی شده هر کلید به مدت یک پالس ساعت روی باس خروجی قرار داده می‌شوند.

ماژول ساخت کلید از روی کلید اصلی، در طول اجرا ۸ کلید ۲۵۶ بیتی تولید می‌کند که برای افزایش سرعت کلیدها دوتا دوتا تولید خواهد شد، پس این ۸ کلید ۲۵۶ بیتی در واقع ۱۶ کلید

برای رمزگشا برابر با 65.53MHz بدست آمد. در ادامه تحقیق، پیشنهاد میشود برای دستیابی به بالاترین امنیت رمزنگاری، علاوه بر استفاده از این الگوریتم، از الگوریتم توزیع کلید کوانتومی QKD(Quantum Key Distribution) بصورت ترکیبی استفاده شود.

در جدول ۳ نتایج حاصل از پیاده سازی موتور رمزگشای ارائه شده، به همراه موتور اولیه که تنها قادر به رمزگشایی یک داده ۱۲۸ بیتی به همراه کلید ۲۵۶ است، آورده شده. با مقایسه این داده ها بهینه بودن مدل پیشنهادی آشکار است.

جدول ۳: نتایج مدل پیشنهادی و مدل اولیه

رمزگشا	xc4vlx25			
	موتور اولیه		موتور جدید	
	Used	Utilization	Used	Utilization
Number of Slice Flip Flops	۶۷۶	۳٪	۵۵۶۵	۲۵٪
Number of LUTs	۲۶۴۸	۱۲٪	۹۰۵۱	۴۲٪
Number of Occupied Slices	۱۴۸۳	۱۳٪	۵۹۴۲	۵۵٪
Number of FIFO/RAMB	۱۰	۱۳٪	۱۰	۱۳٪
تعداد کلاک مصرفی جهت کمال شدن عملیات رمزگشایی	۲۵	-	۷۹	-

## سپاسگزاری

اینجانب پرهام درّی بر خود لازم می دانم از جناب آقای دکتر سلطان آقایی که صبورانه راهنمای من بودند تشکر کنم.

## مراجع

- [1] Schneier, B., "Applied Cryptography: Protocols, Algorithms, and Source Code in C," John Wiley & Sons, 1996.
  - [2] Nechavatal, J., "Report on the Development of Advanced Encryption Standard (AES)," NIST, October 2000.
  - [3] Daemen, J. and Rijmen, V., "The Rijndael Block Cipher: AES Proposal," First AES Candidate Conference (AES1), August 1998, pp.20-22.
  - [4] Hodjat, A., "Area-Throughput Trade-Offs for Fully Pipelined 30 to 70 Gbit/sec AES Processors," IEEE Transactions on Computers, VOL. 55, NO.4, April, 2006.
  - [5] Daemen, J. and Rijmen, V., "AES Proposal: The Rijndael Block Cipher. Version 2," September, 1999, available at <http://www.nist.gov/aes/>
  - [6] M. Khalil, and M. Hani, "Verilog Design of A 256-Bit AES Crypto Processor Core," pp. 12-31, 2007.
  - [7] McLoone, M. and McCanny, J.V., "Rijndael FPGA Implementations Utilizing Look-Up Tables," Journal of VLSI Signal Processing Systems, pp.261-275, 2003.
  - [8] Forouzan, B. A., "Cryptography & Network Security," McGraw-Hill, Inc. part 1-7, 2008.
  - [9] Stallings, W., "Cryptography and Network Security: Principles and Practice," Prentice Hall Press, 2010.
- [۱۰] مشارکت کنندگان ویکی پدیا. «استاندارد رمزنگاری داده ها» ویکی پدیا، دانشنامه آزاد، ۲۷ اکتبر. ۲۰۱۲. وب. ۲۰ نوامبر. ۲۰۱۲.

نتایج جدول ۳ تا مرحله Place&Route می باشد. با مقایسه نتایج این جدول مشاهده می شود که میزان Slice های مصرفی تقریباً چهار برابر شده و این امر به واسطه ماهیت این الگوریتم است، اما از طرفی توانستیم سرعت انجام عملیات را به میزان ۲۱٪ بهبود داده و کل داده ها تنها با طی ۷۹ کلاک رمزگشایی می شوند.

این طرح بر روی تراشه ی xc4vlx25 از خانواده Xilinx در نرم افزار ISE 13.4 پیاده سازی شده است. شبیه سازی مدار پیشنهادی در نرم افزار ModelSim و همچنین سنتز آن نیز در نرم افزار ISE 13.4 انجام گرفته است.

تراشه ی XC4VLX25 دارای ۷۲ واحد حافظه بلوکی، 168 Kb حافظه توزیع شده، ۱۰۷۵۲ واحد Slice، ولتاژ DC 1.20 و فرکانس 400MHz و درجه سرعت (Speed Grade) ۱۰ است.

## ۴- نتیجه گیری

هدف اصلی این مطالعه، بررسی پیاده سازی الگوریتم راینال بر روی FPGA بود. برای این منظور پس از مرور این الگوریتم، معماری جدیدی جهت پیاده سازی آن ارائه شد و در نهایت مقایسه ای بر اساس نتایج حاصل از پیاده سازی این معماری و مدل اولیه صورت گرفت. در معماری پیشنهادی، مشاهده گردید که در موتور رمزکننده موجب کاهش منابع مصرفی و در موتور رمزگشا موجب بهبود در سرعت عملیات شد. بر طبق نتایج حاصل، بیشترین فرکانس ساعت رمزکننده برابر با 85.12MHz و